岗位职责:
1.能够使用仿真调试工具在设计spec的基础上进行RTL 、门级网表的单元级别和全芯片级别的功能正确性的验证;
2.完成上级主管交付的验证设计任务。
任职要求:
1.电子工程,微电子或计算机工程等专业,本科3年以上工作经验;硕士1年以上工作经验;
2.有以下任一种验证方法工作经验者优先:SV、VMM、OVM、UVM等;
3.有以下验证设计工作经验者优先:基于断言的设计策略,代码覆盖,功能覆盖,测试计划,门级仿真,后注释等;
4.精通Verilog/System Verilog等硬件设计验证语言;
5.熟悉Linux工作环境,熟练使用脚本语言(Perl,Shell,Makefile);
6.熟练使用逻辑仿真和调试工具,如VCS,NC-Verilog,Simvision,Verdi等;
7.有良好的自律和沟通能力;
8.有良好团队工作精神;
9.较强的工作热情。