PCIE IP
PCIE IP是紫光同创FPGA产品中用于实现PCIE EndPoint而设计的接口IP，通过公司 Pango Design Suite套件中IP Compiler工具例化生成IP模块。
Ø 支持Express Endpoint
Ø 支持Gen 1、Gen 2两种速率，即2.5G、5G
Ø 支持自动协商到x4或x1
Ø 支持单function的Endpoint
Ø 支持可配置的Max_Payload_Size，最大值为1KB
Ø 支持Completion Timeout Mechanism