产品选型表
| 器件型号 | PGL12G | PGL22G | PGL22GS | PGL25G | PGL50G | PGL50H | PGL100H | ||
| 逻辑资源 | 等效LUT4 | 12480 | 21043 | 21043 | 27072 | 51360 | 51360 | 102470 | |
| Flip-Flops（个） | 15600 | 26304 | 26304 | 33840 | 64200 | 64200 | 128088 | ||
| RAM资源 | 分布式RAM(Kbit) | 84 | 71 | 71 | 242 | 544 | 544 | 1014 | |
| 块RAM数量(18Kbit/块) | 30 | 48 | 48 | 60 | 134 | 134 | 286 | ||
| 块RAM(Kbit) | 540 | 864 | 864 | 1080 | 2412 | 2412 | 5148 | ||
| 时钟资源 | PLL | 4 | 6 | 6 | 4 | 5 | 5 | 8 | |
| IO资源 | 最大用户IO | 160 | 240 | 140 | 308 | 341 | 304 | 498 | |
| 最大差分IO(对) | 80 | 120 | 68 | 154 | 170 | 152 | 249 | ||
| DDR3（Mbps） | - | 800# | 800 | 800 | 800 | 800 | 800 | ||
| 硬核资源 | APM(18*18) | 20 | 30 | 30 | 40 | 84 | 84 | 188 | |
| ADC硬核 | 1 | 1 | - | - | - | - | - | ||
| PCIe Gen2x4 | - | - | - | - | - | 1 | 1 | ||
| AES模块 | 1 | 1 | 1 | - | 1 | 1 | 1 | ||
| HSST(6.375Gbps) | - | - | - | - | - | 4 | 8 | ||
| 封装 | 尺寸(mm) | 间距(mm) | 用户IO/差分对/HSST | ||||||
| LPG144 | 22 x 22 | 0.5 | 103/51/0 | ||||||
| FBG256 | 17 x 17 | 1 | 160/80/0 | 186/93/0 | 186/93/01 | ||||
| MBG324 | 15 x 15 | 0.8 | 240/120/0 | 226/113/0 | 218/109/0 | ||||
| LPG176 | 22 x 22 | 0.4 | 140/68/0 | ||||||
| FBG484 | 23 x 23 | 1 | 308/154/0 | 332/170/0 | 296/148/4 | ||||
| FBG900 | 31 x 31 | 1 | 498/249/8 | ||||||
| 备注：1、“1”标为该器件封装通过车规认证 2、“#”标为该器件支持DDR3硬核 |
|||||||||
技术文档
-
PK02012_PGL50G_MBG324_V1.1
2023.12.11
-
PK02011_PGL100H_FBG900_V1.1 2023.12.11
-
PK02010_PGL50G_FBG484_V1.1 2023.12.11
-
PK02009_PGL50H_FBG484_V1.1 2023.12.11
-
PK02008_PGL25G_FBG484 2023.12.11
-
PK02007_PGL25G_MBG324 2023.12.11
-
PK02006_PGL25G_FBG256 2023.12.11
-
PK02005_PGL12G_LPG144_v1.2 2023.12.11
-
PK02004_PGL22GS_LPG176_v1.3 2023.12.11
-
PK02003_PGL12G_FBG256_v1.4 2023.12.11
-
PK02002_PGL22G_MBG324_v1.6 2023.12.11
-
PK02001_PGL22G_FBG256_v1.4 2023.12.11
-
UG020013_Logos系列FPGA高速串行收发器(HSST)用户指南V1.4 2023.12.11
-
UG020012 Logos系列单板硬件设计指南_V1.4 2023.12.11
-
UG020011 Logos系列产品HMEMC应用实例用户指南 2023.12.11
-
UG020009 Logos系列FPGA模数转换模块（ADC）用户指南 2023.12.11
-
UG020007_Logos系列产品GTP用户指南 2023.12.11
-
UG020006_Logos系列FPGA输入输出接口（IO）用户指南V1.8 2023.12.11
-
UG020005_Logos系列FPGA配置（configuration）用户指南V2.3 2023.12.11
-
UG020004 Logos系列FPGA时钟资源（Clock）用户指南V1.8 2023.12.11
-
UG020003_Logos系列FPGA算术处理模块（APM）用户指南_V1.4 2023.12.11
-
UG020002_Logos系列FPGA专用RAM模块（DRM）用户指南_V1.4 2023.12.11
-
UG020001_Logos系列FPGA可配置逻辑模块（CLM）用户指南_V1.2.1 2023.12.11
开发板及套件
-
ALINX PGL12G开发板集成HDMI 输出接口、Uart 接口、摄像头接口、JTAG 调试接口查看详情 -
ALINX AXP12开发板扩展板集成HDMI 输出接口、USB接口、Uart接口、以太网口、摄像头接口查看详情 -
PGL22G开发板（盘古22K）1路USB 转串口，用于通信调试
1路JTAG 接口，用于下载和调试
查看详情 -
PGL22G开发板（盘古EU-22K）1路USB 转串口，用于通信调试
1路JTAG 接口，用于 FPGA 程序的下载和调试
查看详情 -
ALINX PGL22G开发板扩展板集成HDMI 输出接口、USB接口、Uart接口、以太网口查看详情 -
紫光PGL22开发板板载HDMI输出/千兆以太网/摄像头/MIPI DSI /TF卡等查看详情 -
盘古22K核心板DDR3：16bit ，512MB，800Mbps
读写数据带宽：25Gb
查看详情 -
盘古25K核心板DDR3：最快速率达 800 Mbps
查看详情 -
ALINX AVP50G开发板扩展板集成 HDMI 输入输出，4路 AV 输入、JTAG 调试接口，以太网口查看详情 -
ALINX AXP50教学实验箱扩展板集成 2 路光纤模块接口、2 路高速收发器 SMA 接口、1 路 HDMI 输出接口查看详情 -
ALINX AXPGL50H开发板扩展板集成HDMI 输出接口、USB接口、Uart接口、以太网口、摄像头接口查看详情 -
SA_PGL50H_EVKB1底板是涵盖了USB3.0，模数转换电路等电路单元查看详情 -
SA_SOBGL50H_K004集合数据采集功能和学习开发于一身的开发板查看详情 -
盘古50K开发板DDR3：32bit，25600（800×32）Mbps
HSSTLP 高速收发器×4：6.375Gb/s查看详情 -
盘古50K核心板读写数据带宽：25Gb
扩展接口：4个
查看详情 -
SA_S0ML50H_A005PGL50H核心板，底板可以实现模数转换/USB通信等功能查看详情
